KiloCore
Posted Tue 21 Jun 2016 12:01:55 PM CEST
Florian Lohoff
Ein schwer cooles Design einer CPU. Nur 12 Cores haben ein Memory interface aber jeweils Nachbar Cores können entweder über ein circuit switched network oder ein packet switched network auf den Speicher der Nachbar CPUs zugreifen. Hier ist spannend das auch auf den "cache" bzw Register der Nachbar CPU scheinbar zugegriffen werden kann. Alle CPUs laufen aber mit einem eigenen Takt.